Propriedades do produto:
MODELO | DESCREVER |
categoria | Circuito integrado (IC) Integrado Sistema em chip (SoC) |
fabricante | AMD Xilinx |
Series | Zynq®-7000 |
pacote | bandeja |
Status do produto | À venda |
estrutura | MCU,FPGA |
processador principal | Dual-core ARM® Cortex®-A9 MPCore™ com CoreSight™ |
Tamanho da memória flash | - |
tamanho da RAM | 256 KB |
aparelho periférico | DMA |
Capacidade de conexão | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
Rapidez | 667MHz |
Principais atributos | Artix™-7 FPGA, unidade lógica de 85K |
Temperatura de trabalho | -40°C ~ 100°C(TJ) |
Pacote/alojamento | 484-LFBGA, CSPBGA |
Pacote de dispositivo do fornecedor | 484-CSPBGA(19x19) |
número de E/S | 130 |
Número básico do produto | XC7Z020 |
Classificação ambiental e de exportação:
ATRIBUTO | DESCREVER |
status RoHS | Cumprir com a especificação ROHS3 |
Nível de sensibilidade à umidade (MSL) | 3 (168 horas) |
estado REACH | Produtos não REACH |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
Zynq-7000 SoC Arquitetura de primeira geração:
A família Zynq®-7000 é baseada na arquitetura Xilinx SoC.Esses produtos integram um sistema de processamento (PS) baseado em ARM® Cortex™-A9 dual-core ou single-core rico em recursos e lógica programável (PL) Xilinx de 28 nm em um único dispositivo.As CPUs ARM Cortex-A9 são o coração do PS e também incluem memória on-chip, interfaces de memória externa e um rico conjunto de interfaces de conectividade periférica.Sistema de processamento (PS) ARM Cortex-A9 baseado em Application Processor Unit (APU) • 2,5 DMIPS/MHz por CPU • Frequência da CPU: até 1 GHz • Suporte multiprocessador coerente • Arquitetura ARMv7-A • Segurança TrustZone® • Instrução Thumb®-2 conjunto • Arquitetura do ambiente de execução Jazelle® RCT • Mecanismo de processamento de mídia NEON™ • Unidade de ponto flutuante de vetor de precisão simples e dupla (VFPU) • CoreSight™ e macrocélula de rastreamento de programa (PTM) • Temporizador e interrupções • Três temporizadores watchdog • Um temporizador global • Dois contadores de temporizador triplo Caches • 32 KB Nível 1 4-way set-associative instrução e caches de dados (independente para cada CPU) • 512 KB 8-way set-associative Nível 2 cache (compartilhado entre as CPUs) • Suporte a paridade de bytes Memória no chip • ROM de inicialização no chip • RAM no chip de 256 KB (OCM) • Suporte a paridade de byte Interfaces de memória externa • Controlador de memória dinâmica multiprotocolo • Interfaces de 16 ou 32 bits para DDR3, DDR3L, DDR2 ou Memórias LPDDR2 • Suporte ECC no modo de 16 bits • 1GB de espaço de endereço usando singclassificação de memórias de 8, 16 ou 32 bits • Interfaces de memória estática • Barramento de dados SRAM de 8 bits com suporte de até 64 MB • Suporte flash NOR paralelo • Suporte flash ONFI1.0 NAND (1 bit ECC ) • SPI de 1 bit, SPI de 2 bits, SPI de 4 bits (SPI quádruplo) ou dois NOR flash serial quádruplo (8 bits) Controlador DMA de 8 canais • Memória para memória, memória para -periférico, periférico para memória e suporte para transação scatter-gather Periféricos e interfaces de E/S • Dois periféricos MAC Ethernet 10/100/1000 tri-speed com IEEE Std 802.3 e IEEE Std 1588 revisão 2.0 • Suporte para Scatter-gather DMA capacidade • Reconhecimento de 1588 rev.2 quadros PTP • Interfaces GMII, RGMII e SGMII • Dois periféricos USB 2.0 OTG, cada um com suporte para até 12 Endpoints • Núcleo IP do dispositivo compatível com USB 2.0 • Compatível com dispositivos em movimento, alta velocidade, velocidade total e baixo modos de velocidade • Host USB compatível com Intel EHCI • Interface PHY externa ULPI de 8 bits • Duas interfaces de barramento CAN totalmente compatíveis com CAN 2.0B • CAN 2.0-A e CAN 2.0-B e compatível com o padrão ISO 118981-1 • Interface PHY externa • Dois SD Controladores compatíveis com /SDIO 2.0/MMC3.31 • Duas portas SPI full-duplex com três seleções de chip periférico • Dois UARTs de alta velocidade (até 1 Mb/s) • Duas interfaces I2C mestre e escravo • GPIO com quatro bancos de 32 bits , dos quais até 54 bits podem ser usados com o PS I/O (um banco de 32b e um banco de 22b) e até 64 bits (até dois bancos de 32b) conectados à Lógica Programável • Até 54 bits flexíveis E/S multiplexada (MIO) para atribuições de pinos periféricos Interconexão • Conectividade de alta largura de banda dentro do PS e entre PS e PL • Baseado em ARM AMBA® AXI • Suporte a QoS em pontos críticosl masters para latência e banda.