propriedades do produto:
| MODELO | DESCREVER |
| categoria | Circuito Integrado (IC) Incorporado - FPGA (Field Programmable Gate Array) |
| fabricante | AMD Xilinx |
| Series | Spartan®-6 LX |
| Pacote | bandeja |
| Status do produto | em estoque |
| Número de LAB/CLB | 1139 |
| Número de elementos/unidades lógicas | 14579 |
| Total de bits de RAM | 589824 |
| contagem de E/S | 232 |
| Tensão - Alimentado | 1,14V ~ 1,26V |
| tipo de instalação | Tipo de montagem em superfície |
| Temperatura de operação | -40°C ~ 100°C (TJ) |
| Embalagem/Invólucro | 324-LFBGA, CSPBGA |
| Embalagem do dispositivo do fornecedor | 324-CSPBGA (15x15) |
| Número básico do produto | XC6SLX16 |
reportar um erro
Nova pesquisa paramétrica
Classificação Ambiental e de Exportação:
| ATRIBUTOS | DESCREVER |
| status RoHS | Compatível com a especificação ROHS3 |
| Nível de Sensibilidade à Umidade (MSL) | 3 (168 horas) |
| estado REACH | Produtos não REACH |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
Notas:
1. Todas as tensões são relativas ao terra.
2. Consulte Desempenhos de interface para interfaces de memória na Tabela 25. A faixa de desempenho estendida é especificada para projetos que não usam o
faixa de tensão VCCINT padrão.A faixa de tensão VCCINT padrão é usada para:
• Projetos que não usam um MCB
• Dispositivos LX4
• Dispositivos nos pacotes TQG144 ou CPG196
• Dispositivos com grau de velocidade -3N
3. A queda de tensão máxima recomendada para VCCAUX é de 10 mV/ms.
4. Durante a configuração, se VCCO_2 for 1,8 V, então VCCAUX deve ser 2,5 V.
5. Os dispositivos -1L requerem VCCAUX = 2,5 V ao usar LVDS_25, LVDS_33, BLVDS_25, LVPECL_25, RSDS_25, RSDS_33, PPDS_25,
e PPDS_33 padrões de E/S nas entradas.LVPECL_33 não é suportado nos dispositivos -1L.
6. Os dados de configuração são retidos mesmo se VCCO cair para 0V.
7. Inclui VCCO de 1,2 V, 1,5 V, 1,8 V, 2,5 V e 3,3 V.
8. Para sistemas PCI, o transmissor e o receptor devem ter fontes comuns para VCCO.
9. Dispositivos com grau de velocidade -1L não suportam Xilinx PCI IP.
10. Não exceda um total de 100 mA por banco.
11. O VBATT é necessário para manter a chave AES de RAM (BBR) com bateria de reserva quando o VCCAUX não é aplicado.Uma vez aplicado o VCCAUX, o VBATT pode ser
desconectado.Quando o BBR não é usado, a Xilinx recomenda conectar ao VCCAUX ou GND.No entanto, o VBATT pode ser desconectado. Folha de dados Spartan-6 FPGA: DC e características de comutação
DS162 (v3.1.1) 30 de janeiro de 2015
www.xilinx.com
Especificação do produto
4
Tabela 3: Condições de Programação do eFUSE(1)
Símbolo Descrição Mín. Tipo Máx. Unidades
VFS(2)
Fonte de tensão externa
3,2 3,3 3,4 V
IFS
Corrente de alimentação VFS
– – 40mA
VCCAUX Tensão de alimentação auxiliar em relação ao GND 3,2 3,3 3,45 V
RFUSE(3) Resistor externo do pino RFUSE para GND 1129 1140 1151
Ω
VCCINT
Tensão de alimentação interna relativa a GND 1,14 1,2 1,26 V
tj
Faixa de temperatura
15 – 85 °C
Notas:
1. Estas especificações se aplicam durante a programação da chave eFUSE AES.A programação só é suportada através de JTAG. A chave AES é apenas
suportado nos seguintes dispositivos: LX75, LX75T, LX100, LX100T, LX150 e LX150T.
2. Ao programar eFUSE, VFS deve ser menor ou igual a VCCAUX.Quando não estiver programando ou quando o eFUSE não for usado, o Xilinx
recomenda conectar VFS a GND.No entanto, VFS pode estar entre GND e 3,45 V.
3. Um resistor RFUSE é necessário ao programar a tecla eFUSE AES.Quando não estiver programando ou quando o eFUSE não for usado, o Xilinx
recomenda conectar o pino RFUSE a VCCAUX ou GND.No entanto, RFUSE pode ser desconectado.
